EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

01123292

PUBLICATION DATE

16-05-89

APPLICATION DATE

09-11-87

APPLICATION NUMBER

62282453

APPLICANT: MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR: TAKAHARA HIROSHI;

INT.CL.


G09G 3/36 G01R 31/28 G02F 1/133

H01L 27/12

TITLE

METHOD FOR INSPECTING ACTIVE

MATRIX ARRAY



ABSTRACT: PURPOSE: To easily detect a defect or a thin film transistor TFT by setting at least one of the drain terminal of the TFT and a picture element electrode and a gate signal line to the short-circuit state.

> CONSTITUTION: Connection means GSm to all gate signal lines are closed, and a voltage applying means 10 generates a signal to turn off TFTs. Next, a connection means SS₁ to a source signal line is closed, and a voltage measuring means 11 measures the voltage between both ends of a pickup resistance R₁. In this case, no voltage is measured by the voltage measuring means if TFTs connected to the source signal line S₁ are indefectible. When the connection means SS₁ is opened and a connection means SS₂ is closed, a negative voltage is measured by the voltage measuring means 11 because of a current path passing the resistance R₂, a short-circuit defect 6, a short-circuit part C₃₂, and G₃, and the occurrence of a source-drain short-circuit defect in TFTs connected to a source signal line S2 is detected. Thus, an active matrix array is quickly checked without contacting.

COPYRIGHT: (C)1989,JPO

⑩ 公 開 特 許 公 報 (A) 平1-123292

<pre>⑤Int Cl.⁴</pre>	識別記号	庁内整理番号		43公開	平成1年(19	89) 5月16日
G 09 G 3/36 G 01 R 31/28 G 02 F 1/133 H 01 L 27/12	3 2 7	8621-5C U-6912-2G 7370-2H A-7514-5F	審査請求	未請求	発明の数 1	(全5頁)

公発明の名称 アクテイブマトリックスアレイの検査方法

②特 願 昭62-282453

20出 願 昭62(1987)11月9日

⑫発 明 者 高 原 博 司 大阪府門真市大字門真1006番地 松下電器産業株式会社内

⑪出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

⑫代 理 人 弁理士 中尾 敏男 外1名

明細響

1. 発明の名称

アクティブマトリックスアレイの検査方法

2. 特許請求の範囲

アクティブマトリックスアレイであって、複数 個の薄膜トランジスタのドレイン端子と前記ドレイン端子に接続されている絵素電極のうちか少なたが も一方と前記薄膜トランジスタが接続されたゲート信号線とを短絡し、次に任意の前記がートが 号線に信号を印加し、前記薄膜トランジスタが 統されたソース信号線への出力信号を検出することを特徴とするアクティブマトリックスアレイの の検査方法。

3. 発明の詳細な説明

産業上の利用分野

本発明はアクティブマトリックス型液晶表示装置に用いるアクティブマトリックスアレイの検査 方法に関するものである。

従来の技術

以下図面を参照しながら従来のアクティブマト リックスアレイの検査方法の一例について説明する。

第4図はアクティブマトリックスアレイの一部 拡大図である。ただし以下の図面において説明に 不用な箇所は省略しておする。また一部拡大もの同一におけれた部分が存在する。また同一間でのである。まな同一内容あるいでは同一内容ある。第4図においては経体では、4はドレートには発生である。まな経済である。までアクティブでは、5は経済である。第5図は第4図のでよがしたが、1は整数)は下でである。第5図においくのでは整数)はである。ではな数)はである。ではな数)はである。では数数)はである。ではな数)はな素電極である。

以下、従来のアクティブマトリックスアレイの 検査方法について述べる。第6図は従来のアクティブマトリックスアレイの検査方法を説明するための説明図であり、第6図において6はTFTのソース・ドレイン間短絡欠陥であり、7・8はプロープ、9は抵抗値測定手段である。ここでTFTの絵素欠陥について説明する。通常、絵素欠陥 と呼ばれているものには2種類ある。1つはTF Tのゲート・ドレイン間短絡欠陥であり、前記欠 陥状態はたえず絵素電極がゲート信号線に接続さ れているため、絵素が非点燈状態となる。したが って黒欠陥となる。他の1つはTFTのソース・ ドレイン間短絡欠陥であり、前記欠陥状態はたえ ず絵素電極がソース信号線に接続されているため、 絵素電極に信号が常時ながれこむ。したがって常 時点燈状態となる白欠陥となる。黒欠陥と白欠陥 を比較した場合人間の視覚には前記白欠陥がめだ つため、白欠陥がアクティブマトリックスアレイ 内で多く発生している場合、表示品質をいちじる しく低下させ、したがって前記アクティブマトリ ックスアレイは液晶表示パネルとして組みたて製 品とすることはできない。ゆえにアクティブマト リックスアレイでは白欠陥となるTFTのソース ・ドレイン間短絡欠陥の有無を検査することが重 要となる。そこで従来のTFTのソース・ドレイ ン間短絡欠陥の検査はまずプロープ7をソース信 号線に圧接し、次にプロープ8を各TFTが接続

19 MI 1 4 4-0-0- (--

された絵素電極に圧接し、プローブ 7 ・8間の抵抗値を測定することにより欠陥を検出していた。 第6図の場合プローブ 7 をソース信号線Szに、プローブ 8 を絵素電極 P **に圧接し、前記プローブ 7 ・8 間の抵抗値を測定した際、通常よりも低い抵抗値が測定され、ゆえにTFTのT**zのソース・ドレイン間短絡欠陥 6 を検出することができる。発明が解決しようとする問題点

しかしながら従来のアクティブマトリックスアレイの検査方法ではTFTのソース・ドレイン間短絡欠陥の検出はプローブを各絵素電極に圧接し、抵抗値を測定するしか手段がなかった。そのためプローブにより絵素電極などが損傷するという問題があり、またプローブの位置決めなどに長時間を要し、絵素数が数万点以上となるととても実用にたえうるものではなかった。

本発明は上記問題点に鑑み、TFTの欠陥検査 が非常に容易なアクティブマトリックスアレイの 検査方法を提供するものである。

問題点を解決するための手段

上記問題点を解決するため本発明のアクティブマトリックスアレイの検査方法は複数のTFTのドレイン端子と前記ドレイン端子に接続されている絵素電極のうち少なくとも一方と前記TFTが接続されたゲート信号線とを短絡し、前記ゲート信号線に順次、信号を印加するとともに、前記TFTが接続されたソース信号線からの出力信号を検出することによりTFTの欠陥を検出するものである。

作用

本発明はTFTのドレイン端子と絵素電極とのうち少なくとも一方とゲート信号線とを短絡状態にすることにより信号をプローブを用いず、ゲート信号線から短絡部を通じて印加することができる。したがって前記TFTにソース・ドレイン間短絡欠陥が発生しておればソース信号線に信号が出力されることにより前記欠陥を検出することができる。

実施例

以下本発明の一実施例のアクティブマトリック

以下、従来のアクティブマトリックスアレイの 検査方法について述べる。第6図は従来のアクティブマトリックスアレイの検査方法を説明するための説明図であり、第6図において6はTFTのソース・ドレイン間短絡欠陥であり、7・8はプローブ、9は抵抗値測定手段である。ここでTFTの絵素欠陥について説明する。通常、絵素欠陥

と呼ばれているものには2種類ある。1つはTF Tのゲート・ドレイン間短絡欠陥であり、前記欠 陥状態はたえず絵素電極がゲート信号線に接続さ れているため、絵素が非点燈状態となる。したが って黒欠陥となる。他の1つはTFTのソース・ ドレイン問短絡欠陥であり、前記欠陥状態はたえ ず絵素電極がソース信号線に接続されているため、 絵素電極に信号が常時ながれこむ。したがって常 時点燈状態となる白欠陥となる。黒欠陥と白欠陥 を比較した場合人間の視覚には前記白欠陥がめだ つため、白欠陥がアクティブマトリックスアレイ 内で多く発生している場合、表示品質をいちじる しく低下させ、したがって前記アクティブマトリ ックスアレイは液晶表示パネルとして組みたて製 品とすることはできない。ゆえにアクティブマト リックスアレイでは白欠陥となるTFTのソース ・ドレイン間短絡欠陥の有無を検査することが重 要となる。そこで従来のTFTのソース・ドレイ ン間短絡欠陥の検査はまずプロープィをソース信 号線に圧接し、次にプロープ 8 を各TFTが接続

19 MI 1 + 2-0-0- 1-

された絵素電極に圧接し、プローブ7・8間の抵抗値を測定することにより欠陥を検出していた。 第6図の場合プローブ7をソース信号線Sェに、プローブ8を絵素電極Pェェに圧接し、前記プローブ7・8間の抵抗値を測定した際、通常よりも低い抵抗値が測定され、ゆえにTFTのTェェのソース・ドレイン間短絡欠陥6を検出することができる。発明が解決しようとする問題点

しかしながら従来のアクティブマトリックスアレイの検査方法ではTFTのソース・ドレイン間短絡欠陥の検出はプローブを各絵素電極に圧接し、抵抗値を測定するしか手段がなかった。そのためプローブにより絵素電極などが損傷するという問題があり、またプローブの位置決めなどに長時間を要し、絵素数が数万点以上となるととても実用にたえうるものではなかった。

本発明は上記問題点に鑑み、TFTの欠陥検査 が非常に容易なアクティブマトリックスアレイの 検査方法を提供するものである。

問題点を解決するための手段

上記問題点を解決するため本発明のアクティブマトリックスアレイの検査方法は複数のTFTのドレイン端子と前記ドレイン端子に接続されている絵素電極のうち少なくとも一方と前記TFTが接続されたゲート信号線とを短絡し、前記ゲート信号線に順次、信号を印加するとともに、前記TFTが接続されたソース信号線からの出力信号を検出することによりTFTの欠陥を検出するものである。

作用

本発明はTFTのドレイン端子と絵素電極とのうち少なくとも一方とゲート信号線とを短絡状態にすることにより信号をプローブを用いず、ゲート信号線から短絡部を通じて印加することができる。したがって前記TFTにソース・ドレイン間短絡欠陥が発生しておればソース信号線に信号が出力されることにより前記欠陥を検出することができる。

実施例


以下本発明の一実施例のアクティブマトリック

4. 図面の簡単な説明

第1図は本発明のアクティブマトリックスアレイの検査方法を説明するための説明図、第2図(a)(b)は短絡部形成用構成体の平面図および断面図、第3図は短絡部形成用構成体の使用方法を説明するための説明図、第4図はアクティブマトリックスアレイの等価回路図、第6図は従来のアクティブマトリックスアレイの検査方法を説明するための説明図である。

1 ……ゲート信号線、2 ……ソース信号線、3 ……絶縁体膜、4 ……ドレイン端子、5 ……絵素電極、6 ……短絡欠陥、7 · 8 ……プローブ、9 ……抵抗値測定手段、10 …… 電圧印加手段、11 … …電圧測定手段、12 ……絶縁ゴム、13 ……導電ゴム、G₁~G₄……ゲート信号線、S₁~S₂……ソース信号線、T₁₁~T₄₄…… 薄膜トランジスタ、P₁₁~P₄₄……絵素電極、GS₁~ GS₄……ゲート接続手段、SS₁~ SS₄……ソース接続手段、C₁₁~ C₄₄…… 短絡部。


第 1 図





12 -- 超.根 ゴム13 -- 專電ゴム

第 3 図


第 2 🖾








第 5 図





6 - ソース・ドレイン間短絡欠陥 7.8 -- プロ - ブ 9 -- 抵抗 値 測 定 手 段

75 6 🖾

